Docket No. 242799US2

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Masakiyo MATSUMURA, et al.		GAU:
SERIAL NO: New Application		EXAMINER:
FILED: Herewith		
FOR: MEMORY CIRCUIT, DI	SPLAY CIRCUIT, AND DISPLAY	DEVICE
REQUEST FOR PRIORITY		
COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313		
SIR:		
☐ Full benefit of the filing date of U.S. provisions of 35 U.S.C. §120.	S. Application Serial Number	, filed , is claimed pursuant to the
☐ Full benefit of the filing date(s) of § 119(e):	J.S. Provisional Application(s) is cl. <u>Application No.</u>	aimed pursuant to the provisions of 35 U.S.C. <u>Date Filed</u>
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.		
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:		
COUNTRY Japan	APPLICATION NUMBER 2002-270665	MONTH/DAY/YEAR September 17, 2002
Certified copies of the corresponding Convention Application(s) are submitted herewith		
☐ will be submitted prior to payment of the Final Fee		
were filed in prior application Serial No. filed		
□ were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.		
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and		
☐ (B) Application Serial No.(s)		
☐ are submitted herewith		
☐ will be submitted prior to payment of the Final Fee		
	Resp	pectfully Submitted,
		LON, SPIVAK, McCLELLAND, IER & NEUSTADT, P.C.
	M	Smm MGulans
Customer Number		vin J. Spivak istration No. 24,913
22850	_	C. Indin McCleiland
Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)	/- * -	ginilation flumber 21,124

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月17日

出 願 番 号

Application Number:

特願2002-270665

[ST.10/C]:

[JP2002-270665]

出 願 人 Applicant(s):

株式会社 液晶先端技術開発センター

2003年 7月 2日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

MM02-078

【あて先】

特許庁長官殿

【国際特許分類】 H01L 27/12

【発明者】

【住所又は居所】

神奈川県横浜市戸塚区吉田町292番地 株式会社液晶

先端技術開発センター 内

【氏名】

松村 正清

【発明者】

【住所又は居所】 神奈川県横浜市戸塚区吉田町292番地 株式会社液晶

先端技術開発センター 内

【氏名】

是成 貴弘

【特許出願人】

【識別番号】 501286657

【氏名又は名称】 株式会社液晶先端技術開発センター

【代理人】

【識別番号】 100077779

【弁理士】

【氏名又は名称】 牧 哲郎

【選任した代理人】

【識別番号】 100078260

【弁理士】

【氏名又は名称】 牧 レイ子

【選任した代理人】

【識別番号】 100086450

【弁理士】

【氏名又は名称】 菊谷 公男

【手数料の表示】

【予納台帳番号】 010146

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 アクティブマトリクス駆動回路

【特許請求の範囲】

【請求項1】 n行の走査線とm列の信号線からなるマトリクス配線の交点にスイッチング素子を配置し、

このスイッチング素子を前記走査線に順次供給される走査信号でオン・オフ制御して信号線に供給されるデータ電圧を画素電極に伝えるアクティブマトリクス駆動回路において、

前記スイッチング素子をトランジスタT1で構成し、

このトランジスタT1のゲート電極を前記信号線に接続すると共に、

ソース電極とドレイン電極を2つの画素容量C1、C2にそれぞれ接続し、

しかしてこれらの画素容量C1、C2に正負の電源電圧を保持した状態でゲート電極に正負いずれかのデータ電圧を印加して画素容量C1、C2に正負の駆動電圧を保持することを特徴とするアクティブマトリクス動回路。

【請求項2】 前記画素容量C1、C2は、

トランジスタT2、T3を介して正負の電源電圧を供給すると共に、

トランジスタT4、T5を介してトランジスタT1のソース電極とドレイン電極に接続し、

さらに複数の走査線を介してこれらのトランジスタT2~T5のゲート電極に個別 に正負のパルス信号を供給してオン・オフ制御する構成とし、

しかしてトランジスタT2、T3をオン・オフして画素容量C1、C2に正負の電源電圧を保持し、

しかる後にトランジスタT4、T5をオン・オフして画素容量C1、C2に正負の駆動 電圧を保持することを特徴とする請求項1記載のアクティブマトリクス駆動回路

【請求項3】 前記画素容量C1、C2は、

前段のトランジスタT6、T7と後段のトランジスタT8、T9を介して画素電極に接続し、

トランジスタT6、T7には正負の電源電圧を供給し、

トランジスタT8、T9のゲート電極にはフレーム毎に反転する正負のパルス信号を供給してオン・オフ制御する構成とし、

しかしてトランジスタT6、T7を用いて画素容量C1、C2に保持した正負の駆動電圧を破壊することなく読み出し、

トランジスタT8、T9をオン・オフして読み出した正負の駆動電圧を交互に画素 電極に伝えてフレーム毎に極性反転駆動することを特徴とする請求項1記載のア クティブマトリクス駆動回路。

【請求項4】 前記トランジスタT1~T9をPチャネルトランジスタとNチャネルトランジスタで構成し、

これらPチャネルトランジスタとNチャネルトランジスタのしきい値電圧の絶対 値が異なるときは、

前記構成に電圧降下用のPチャネルトランジスタとNチャネルトランジスタを配置してデータ電圧と絶対値が等しく極性の異なる正負の駆動電圧を得ることを特徴とする請求項2~3記載のアクティブマトリクス駆動回路。

【請求項5】 前記トランジスタT4、T5のゲート電極に接続する走査線を次に 走査する前記トランジスタT2、T3のゲート電極に接続する走査線で代用して走査 線の配線数を減らすことを特徴とする請求項2記載のアクティブマトリクス駆動 回路。

【請求項6】 前記画素容量C1、C2の一端を1ライン前の前記トランジスタT2、T3のゲート電極に接続する走査線に接続して接地用配線を省略することを特徴とする請求項2記載のアクティブマトリクス駆動回路。

【請求項7】 前記トランジスタT2、T3のゲート電極に供給するパルス信号の一方の極性を反転する回路を設けて走査線の配線数を減らすことを特徴とする請求項2記載のアクティブマトリクス駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、液晶ディスプレイやEL (electroluminescence) ディスプレイなど の画素内にトランジスタなどのアクティブ素子を配置し、次の走査期間がくるま

で画素内にデータを保持して画素を準スタティック駆動するアクティブマトリクス ス駆動回路に関する。

[0002]

【発明が解決しようとする課題】

アクティブマトリクス駆動回路においては、外部(例えばパソコン等)から入力された信号が、画素電極に印加される信号に変換される。特に入力信号がデジタル信号である場合には、DAC (Digital-Analog Converter)によって変換され、画素電極に印加される。

画素容量に蓄積された電荷は1フレーム期間だけ保持される。

このような構成においては、フレーム期間毎にデータを書き換える(データ線にデータが送られる)ため消費電力が大きくなる。例えば静止画表示の場合や、動画においても画素に印加される電圧が前フレーム期間と同じ場合等において、データをフレーム期間毎に書き換える必要がない場合には画素内に長時間電圧を保持する機能を有する構成を持たせ、書き換える必要がある場合のみデータが更新される(あるいはその頻度を減らす)手法が提案されている。ただし従来の方法ではサブ画素内メモリは1bit程度であり、フルカラー表示するための中間調表現には不十分である。

[0003].

画素内メモリを搭載して中間調表現を実現するには、

- (1)サブ画素内に複数bitのメモリを配置し、各サブ画素内にADC (Analog-Digital Converter) およびDACを配置する。
- (2)サブ画素を更に複数の画素より構成して面積比で中間調を表現する。
- (3)サブ画素を時分割変調し中間調を表現する。

等が考えられるが、(1)、(2)の場合は小さな画素サイズで実現するのは困難であり、(3)の場合はフリッカ(ちらつき)が生じやすいなど多階調化に際して多くの問題がある。これを解決するには各サブ画素にアナログ電圧を保持する機能を搭載すればよい。

[0004]

一般的にはキャパシタを用いて任意のアナログ電圧を保持することが可能であ

る。画素内にこの構成を導入し、かつ保持したアナログ電圧が読み出しによって 破壊されない回路構成を画素内に導入する必要がある。また、液晶ディスプレイ に本構成を導入した場合、液晶に長時間DC電圧を印加すると、材料物質が変化し 抵抗率が減少するなどの劣化現象が起きてくる。従って、液晶寿命の観点からAC 駆動が必要になり、データラインから供給される電圧(Vdata)に対して、逆の 極性の電圧値(-Vdata)も保持し画素電極にフレーム期間毎に交互に供給する ことが望ましい。

[0005]

そこで本発明は、各画素内に任意のアナログ電圧を保持して画素に印加される電圧が前フレーム期間と同じ場合は、データを書き換えることなく長時間のAC駆動を実現するアクティブマトリクス駆動回路を提案することを目的になされたものである。

[0006]

【課題を解決するための手段】

かかる目的を達成するために、本発明は以下のように構成した。

[0007]

すなわち、本発明のアクティブマトリクス駆動回路は、n行の走査線とm列の信号線からなるマトリクス配線の交点にスイッチング素子を配置し、このスイッチング素子を前記走査線に順次供給される走査信号でオン・オフ制御して信号線に供給されるデータ電圧を画素電極に伝えるアクティブマトリクス駆動回路において、前記スイッチング素子をトランジスタT1で構成し、このトランジスタT1のゲート電極を前記信号線に接続すると共に、ソース電極とドレイン電極を2つの画素容量C1、C2にそれぞれ接続し、しかしてこれらの画素容量C1、C2に正負の電源電圧を保持した状態でゲート電極に正負いずれかのデータ電圧を印加して画素容量C1、C2に正負の駆動電圧を保持することにより上記目的が達成される。

[0008]

また、本発明のアクティブマトリクス駆動回路は、前記画素容量C1、C2は、トランジスタT2、T3を介して正負の電源電圧を供給すると共に、トランジスタT4、T5を介してトランジスタT1のソース電極とドレイン電極に接続し、さらに複数の

走査線を介してこれらのトランジスタT2~T5のゲート電極に個別に正負のパルス信号を供給してオン・オフ制御する構成とし、しかしてトランジスタT2、T3をオン・オフして画素容量C1、C2に正負の電源電圧を保持し、しかる後にトランジスタT4、T5をオン・オフして画素容量C1、C2に正負の駆動電圧を保持することにより上記目的が達成される。

[0009]

また、本発明のアクティブマトリクス駆動回路は、前記画素容量C1、C2は、前段のトランジスタT6、T7と後段のトランジスタT8、T9を介して画素電極に接続し、トランジスタT6、T7には正負の電源電圧を供給し、トランジスタT8、T9のゲート電極にはフレーム毎に反転する正負のパルス信号を供給してオン・オフ制御する構成とし、しかしてトランジスタT6、T7を用いて画素容量C1、C2に保持した正負の駆動電圧を破壊することなく読み出し、トランジスタT8、T9をオン・オフして読み出した正負の駆動電圧を交互に画素電極に伝えてフレーム毎に極性反転駆動することにより上記目的が達成される。

[0010]

また、好ましくは、前記トランジスタT1~T9をPチャネルトランジスタとNチャネルトランジスタで構成し、これらPチャネルトランジスタとNチャネルトランジスタのしきい値電圧の絶対値が異なるときは、前記構成に電圧降下用のPチャネルトランジスタとNチャネルトランジスタを配置してデータ電圧と絶対値が等しく極性の異なる正負の駆動電圧を得る。

[0011]

また、好ましくは、前記トランジスタT4、T5のゲート電極に接続する走査線を次に走査する前記トランジスタT2、T3のゲート電極に接続する走査線で代用して走査線の配線数を減らす。

[0012]

また、好ましくは、前記画素容量C1、C2の一端を1ライン前の前記トランジスタT2、T3のゲート電極に接続する走査線に接続して接地用配線を省略する。

[0013]

また、好ましくは、前記トランジスタT2、T3のゲート電極に供給するパルス信

号の一方の極性を反転する回路を設けて走査線の配線数を減らす。

[0014]

【発明の実施の形態】

以下に図面を参照して、本発明の実施の形態について説明する。

[0015]

図1に、本発明を実施したアクティブマトリクス駆動回路の等価回路を示す。

図の等価回路は1画素分の駆動回路で、Y方向に正負の第1走査線11+、11-、第2走査線12+、12-、AC駆動線13、正負の電源線14+、14-、GND線15を敷設し、X方向に信号線20を敷設するマトリクス配線の交点に配置する。

駆動回路は、正負2電源とトランジスタT1~T9を用いて前後2段階の回路を形成し、前段の負荷に画素容量C1、C2を、後段の負荷に画素電極Pをそれぞれ接続する。

図中、T1、T3、T5、T7、T9はPチャネルトランジスタ、T2、T4、T6、T8はNチャネルトランジスタである。

[0016]

前段のトランジスタT1~T5は、それぞれゲートを信号線20、第1走査線11+、1 1-、第2走査線12+、12-に接続する。

トランジスタT2は、ソースを電源線14+に接続し、ドレインを画素容量C1とトランジスタT4のソースに接続する。

トランジスタT3は、ドレインを電源線14-に接続し、ソースを画素容量C2とトランジスタT5のドレインに接続する。

画素容量C1、C2は、接地側端子をそれぞれGND線15と隣接ラインのGND線15に接続する。

トランジスタT1は、ソースとドレインをトランジスタT4、T5のドレインとソースにそれぞれ接続する。

[0017]

後段のトランジスタT6~T9は、それぞれゲートを画素容量C1、C2とAC駆動線13に接続する。

トランジスタT6は、ソースとドレインをそれぞれ電源線14+とトランジスタT8

のソースに接続し、トランジスタT8はドレインを画素電極Pに接続する。

トランジスタT7は、ドレインとソースをそれぞれ電源線14-とトランジスタT9のドレインに接続し、トランジスタT9はソースを画素電極Pに接続する。

[0018]

本発明を実施したアクティブマトリクス駆動回路は以上のような構成で、図 2 のタイムチャートを参照してその動作原理について説明する。

駆動回路は、最初に1ライン前の走査期間においてトランジスタT2、T3のゲートに第1走査線11+、11-を介して正負のパルスP1+、P1-を加え、トランジスタT2、T3をONにする。

これにより、画素容量C1、C2が電源線14+、14-に接続され、画素容量C1、C2に正負の初期電圧+Vpi、-Vmiが保持される。

[0019]

トランジスタT2、T3のゲートに電源電圧+VDD、-VDDと同じ電圧を加えるとゲート-ソース間の電圧が0となり、ドレインに飽和電流が流れる。

これにより、画素容量C1、C2の初期電圧+Vpi、-VmiはトランジスタT2、T3のしきい値電圧分だけ下がり、+Vpi=+VDD-VTn、-Vmi=-VDD+VTpとなる。

そのため、画素容量C1、C2に電源電圧と同じ初期電圧+Vpi=+VDD、-Vmi=-VDDを保持するには、ゲートに加える電圧を電源電圧よりしきい値電圧分だけ大きい+VDD+VTn、-VDD-VTp以上にする必要がある。

ここで、VTnをNチャネルトランジスタ、VTpをPチャネルトランジスタのしきい 値電圧とする。

トランジスタがNチャネルの場合、ゲート電位をソースより高くすればONとなり、Pチャネルの場合、ゲート電位をソースより低くすればONとなる。

そのため、ゲート電圧を+VDD+VTn、-VDD-VTp以上にすると、トランジスタT2、T3はONになるが、このときのゲート電位がソースより高(または低)いので、トランジスタT2、T3のソース電位はゲート電位より高(または低)くなろうとするが、電源電圧以上(または以下)にはならないので、このときの初期電圧は+Vpi=+VDD、-Vmi=-VDDとなる。

[0020]

ここでパルスP1+、P1-を0にすると、トランジスタT2、T3は0FFになり、画素容量C1、C2の電荷はどこにも逃げる経路がなくなり、画素容量C1、C2にはパルスP1+、P1-が0になった瞬間の初期電圧+Vpi、-Vmiが保持される。

実際にはトランジスタT2、T3や画素容量C1、C2の漏れ電流のために、徐々にではあるが画素容量C1、C2の初期電圧+Vpi、-Vmiは変化する。

[0021]

次に、今回走査するラインの走査期間においてトランジスタT4、T5のゲートに 第2走査線12+、12-を介して正負のパルスP2+、P2-を加え、トランジスタT4、T5 をONにする。

このとき、同時にトランジスタT1のゲートに信号線20を介してデータ電圧+Vda taが供給される。

これにより、画素容量C1、C2がトランジスタT1のソースとドレインに接続されて初期電圧+Vpi、-Vmiが印加され、画素容量C1、C2に正負の駆動電圧+Vp、-Vmが保持される。

[0022]

トランジスタT1のソースとドレインに初期電圧+Vpi、-Vmiを保持した状態でゲートにデータ電圧+Vdataを加えると、ソース電位はゲートよりトランジスタT1のしきい値電圧VTp分高くなり、ドレイン電位はソースと逆相になるので、このときの駆動電圧は+Vp=+Vdata+VTp、-Vm=-Vdata-VTp+Vpi-Vmiとなる。

ここでパルスP2+、P2-を0にすると、トランジスタT4、T5は0FFになり、画素容量C1、C2にはパルスP2+、P2-が0になった瞬間の駆動電圧+Vp、-Vmが保持される

同時に、トランジスタT1がアイソレーションされて以降の信号線20からのデータ入力がカットオフされる。

[0023]

初期電圧が電源電圧より小さい+Vpi=+VDD-VTn、-Vmi=-VDD+VTpの場合、駆動電圧は+Vp=+Vdata+VTp、-Vm=-Vdata-VTp+Vpi-Vmi=-Vdata-VTp+VDD-VTn-VDD+VTp=-Vdata-VTnとなる。

初期電圧が電源電圧と同じ+Vpi=+VDD、-Vmi=-VDDの場合、駆動電圧は+Vp=+Vda

ta+VTp、-Vm=-Vdata-VTp+Vpi-Vmi=-Vdata-VTp+VDD-VDD=-Vdata-VTpとなる。

従って、初期電圧+Vpi、-Vmiの値によって駆動電圧+Vp、-Vmが異なり、NチャネルトランジスタとPチャネルトランジスタのしきい値電圧VTn、VTpの絶対値が等しければ問題はないが、異なる場合は整合させるための対策が必要になる。

なお、画素容量C1、C2に保持する駆動電圧をデータ電圧と同じ+Vp=+Vdata、-Vm=-Vdataとしたい場合はトランジスタT1のゲートに+Vdataよりしきい値電圧VTp分だけ小さい電圧+Vdata-VTpを加えればよい。

また、トランジスタT1にNチャネルトランジスタを用いる場合は、ゲートに負のデータ電圧-Vdataを加えることで同様の結果が得られる。

[0024]

画素容量C1、C2に保持された駆動電圧+Vp、-Vmは、トランジスタT6、T7のゲートに入力され、読み取りの際に破壊されることなくトランジスタT8、T9のソースとドレインに送られる。

このときトランジスタT6、T7は電圧利得1の増幅器として働き、ソース電位は一定の電位差を保ちながらゲート電位に追従する。

[0025]

前述したように、初期電圧が電源電圧と同じ+Vpi=+VDD、-Vmi=-VDDの場合、画素容量C1、C2に保持される駆動電圧は+Vp=+Vdata+VTp、-Vm=-Vdata-VTpとなる。

この駆動電圧は、トランジスタT6、T7の後段でしきい値電圧VTn、VTp分だけ電圧が降下し、+Vp=+Vdata+VTp-VTn、-Vm=-Vdata-VTp+VTp=-Vdataとなる。

従って、NチャネルトランジスタとPチャネルトランジスタのしきい値電圧VTn、VTpを等しく設計してVTn=VTpとすると、駆動電圧+Vp=+Vdata、-Vm=-Vdataとなり、データ電圧と絶対値が等しく極性の異なる正負の駆動電圧が得られる。

[0026]

次に、トランジスタT8、T9のゲートにAC駆動線13を介してフレーム毎に正負の パルスP3+、P3-を交互に加える。

トランジスタT8、T9のゲートに正のパルスP3+が加わると、トランジスタT8が0N、トランジスタT9がOFFになる。

これにより、画素容量C1とトランジスタT6が画素電極Pに接続され、画素容量C

1に保持された正極性の駆動電圧+VpがトランジスタT6によって読み出され、画素電板Pに書き込まれる。

トランジスタT8、T9のゲートに負のパルスP3-が加わると、トランジスタT8が0 FF、トランジスタT9がONになる。

これにより、画素容量C2とトランジスタT7が画素電極Pに接続され、画素容量C 2に保持された負極性の駆動電圧-VmがトランジスタT7によって読み出され、画素 電極Pに書き込まれる。

以上により、フレーム期間毎に極性反転された駆動電圧+Vp、-Vmが交互に送られ、画素電極Pと対向電極に供給される電圧が反転駆動される。

[0027]

前述したように、NチャネルトランジスタとPチャネルトランジスタのしきい値電圧VTn、VTpを等しくすると、データ電圧と絶対値が等しく極性の異なる正負の駆動電圧+Vp=+Vdata、-Vm=-Vdataが得られるが、しきい値電圧が異なる場合、図3に示すように、図1の回路構成にNチャネルトランジスタT10、T12とPチャネルトランジスタT11を追加することで同様の結果が得られる。

すなわち、トランジスタT2、T3のゲートに電源電圧よりしきい値電圧以上大きい電圧を加えて画素容量C1、C2に初期電圧+Vpi=+VDD、-Vmi=-VDDを保持した状態でトランジスタT4、T5をオン・オフすると、NチャネルトランジスタT10の後段でしきい値電圧VTn分だけ昇圧し、画素容量C1、C2に駆動電圧+Vp=+Vdata+VTp+VTn、-Vm=-Vdata-VTp-VTnが保持される。

次に、駆動電圧はNチャネルトランジスタT6とPチャネルトランジスタT7の後段でしきい値電圧VTn、VTp分だけ降圧し、それぞれ+Vp=+Vdata+VTp、

-Vm=-Vdata-VTnとなる。

次に、駆動電圧はPチャネルトランジスタT11とNチャネルトランジスタT12の後 段でしきい値電圧VTp、VTn分だけ降圧し、それぞれ+Vp=+Vdata、

-Vm=-Vdataとなる。以上により、データ電圧と絶対値が等しく極性の異なる正負の駆動電圧が得られる。

[0028]

本発明を実施したアクティブマトリクス駆動回路は、走査方向に正負の第1走

査線11+、11-、第2走査線12+、12-、AC駆動線13、正負の電源線14+、14-、GND線15など多数の配線を必要とするが、これらの配線が困難な場合は、次のような方法で配線数を減らすことができる。

第1の方法は、今回走査するラインにパルスP2+、P2-を供給するタイミングが次に走査するラインにパルスP1+、P1-を供給するタイミングと同じなので、図4に示すように、トランジスタT4、T5のゲートに接続する第2走査線12+、12-は、次に走査するラインの第1走査線11+、11-で代用することにより省略できる。

[0029]

第2の方法は、1ライン前の第1走査線11+、11-は、次の画素データの書き換え時期がくるまで使用されることがないので、図5に示すように、画素容量C1、C2を接地するGND線15は、1ライン前の第1走査線11+、11-で代用することにより省略できる。

[0030]

第3の方法は、図6に示すように、正極性のパルスP1+を負極性のパルスP1-に変換するインバータ回路とクランプ回路で構成するパルス整形部30を設けることにより、トランジスタT3のゲートに接続する第1走査線11-は、パルス整形部30の出力側配線11′-で代用することにより省略できる。

[0031]

図3の回路構成を回路シミュレータに入力した結果、図7に示すような駆動電圧波形が得られた。

図より、NチャネルトランジスタとPチャネルトランジスタのしきい値電圧VTn、VTpがVTn=1.0、VTp=-2.0と異なる場合でも、トランジスタT1のゲートに入力したデータ電圧+Vdataと絶対値が等しく極性の異なる正負の駆動電圧+Vp=+Vdata、-Vm=-Vdataがフレーム期間毎に極性を反転して出力されることが確認できた。

[0032]

【発明の効果】

以上説明したように、本発明のアクティブマトリクス駆動回路は、トランジス タT1を介して2つの画素容量C1、C2にデータ電圧と絶対値が等しく極性の異なる 正負の駆動電圧を保持し、画素電極に印加するデータ電圧が前フレーム期間と同 じ場合は、データを書き換えることなく2つの画素容量C1、C2に保持した正負の 駆動電圧を交互に出力して画素をフレーム反転駆動する。

従って、本発明によれば、データをフレーム期間毎に書き換える必要がない場合には画素内に長時間データ電圧を保持する機能を有するので、液晶ディスプレイやELディスプレイなどの動作時間を長くするための重要な課題の一つである駆動回路の低消費電力化を実現できる。

また、2つの画素容量C1、C2に正負の駆動電圧を保持して画素をフレーム反転 駆動するので、液晶ディスプレイに本構成を適用した場合は、液晶の劣化を防い で液晶寿命を長くできる。

【図面の簡単な説明】

【図1】

本発明を実施したアクティブマトリクス駆動回路の等価回路である。

【図2】

本発明を実施したアクティブマトリクス駆動回路のタイムチャートである。

【図3】

電圧降下用のトランジスタを配置した駆動回路の等価回路である。

【図4】

第2走査線を省略した駆動回路の等価回路である。

【図5】

GND線を省略した駆動回路の等価回路である。

【図6】

負側の第1走査線を省略した駆動回路の等価回路である。

【図7】

図3の回路構成を回路シミュレータに入力した結果の駆動電圧波形図である。

【符号の説明】

- 11 第1走査線
- 12. 第2走査線
- 13 AC駆動線
- 14 電源線

15 GND線

20 信号線

30 パルス整形部

C1、C2 画素容量

P 画素電極


P1~P3 パルス

T1~T9 トランジスタ


【書類名】

図面


【図1】




【図2】




【図3】









【図5】



【図6】



[図7]



【書類名】 要約書

【要約】【目的】各画素内に任意のアナログ電圧を保持して画素に印加される電圧が前フレーム期間と同じ場合は、データを書き換えることなく長時間のAC駆動を実現するアクティブマトリクス駆動回路を提案する。

【構成】Y方向に正負の第 1 走査線11+、11-、第 2 走査線12+、12-、AC駆動線13 、正負の電源線14+、14-、GND線15を敷設し、X方向に信号線20を敷設するマトリ クス配線の交点に配置し、正負2電源とトランジスタT1~T9を用いて前後2段階 の回路を形成し、前段の負荷に画素容量C1、C2を、後段の負荷に画素電極Pをそ れぞれ接続する。前段のトランジスタT1~T5は、それぞれゲートを信号線20、第 1 走杳線11+、11-、第 2 走杳線12+、12-に接続する。トランジスタT2は、ソース を電源線14+に接続し、ドレインを画素容量C1とトランジスタT4のソースに接続 する。トランジスタT3は、ドレインを電源線14-に接続し、ソースを画素容量C2 とトランジスタT5のドレインに接続する。画素容量C1、C2は、接地側端子をそれ ぞれGND線15と隣接ラインのGND線15に接続する。トランジスタT1は、ソースとド レインをトランジスタT4、T5のドレインとソースにそれぞれ接続する。後段のト ランジスタT6~T9は、それぞれゲートを画素容量C1、C2とAC駆動線13に接続する 。トランジスタT6は、ソースとドレインをそれぞれ電源線14+とトランジスタT8 のソースに接続し、トランジスタT8はドレインを画素電極Pに接続する。トラン ジスタT7は、ドレインとソースをそれぞれ電源線14-とトランジスタT9のドレイ ンに接続し、トランジスタT9はソースを画素電極Pに接続する。

【選択図】 図1

認定・付加情報

特許出願の番号

特願2002-270665

受付番号

50201390183

書類名

特許願

担当官

第五担当上席 0094

作成日

平成14年 9月18日

<認定情報・付加情報>

【提出日】

平成14年 9月17日

出願人履歴情報

識別番号

[501286657]

1. 変更年月日 2001年 7月18日

[変更理由]

新規登録

住 所

神奈川県横浜市戸塚区吉田町292番地

氏 名

株式会社 液晶先端技術開発センター